CPLD解析是一项只有尝试过才会知道有多难的脑力运动，在与CPLD芯片内的各种状态机斗智的过程中，我们也可以说是“屡败屡战”，时至今日，我们解密84脚芯片的能力要远远超过同行解密24脚芯片的能力,而每增加一个管脚就意味着运算量加倍.因此我们终于可以说：“208脚以下CPLD芯片解析 虽然不是我们最有前途的产品,但却是我们目前唯一可以说 ” 独步天下 ” 的产品 .”。
我们设计的 CPLD解析设备可以解析输入脚在84脚以内的CPLD芯片，对于普通时序逻辑的芯片，设备可以自动产生逻辑表达式，对于复杂时序逻辑，设备可以自动产生时序图文件配合我们的逻辑分析仪软件分析，分析完以后不需编程到具体芯片中验证，只需要按照我们自己的格式编程后就可以由解析设备验证是否正确。
目前可以承接 ALTERA,LATTICE,XILINX,MACH系列的CPLD芯片解析。208脚以下的其他CPLD芯片也可考虑。
客户解密不需要提供线路板，只需提供 1－2片CPLD芯片即可。对于普通难度的44脚芯片，最快可以3个小时内交货。
解密价格欢迎来电咨询 ,如果你资金不够,只要你的产品有前途,我们还可以以合作方式为你解密.
解密流程 :
客户提供母片及空白片 ,支付50%定金,我方在解密完成后将空白片编程提供给客户测试,测试成功后,客户再支付剩余的50%费用,我方提供可供生产的编程目标文件.
成功案例：
2003年 配合中科院某研究所解析集成电路生产设备中的多片 CPLD.
一个标着 HASP 的并口软件狗 , 使用 EPM7064S, 内部有 13 个节点，满足一定条件后可以把数据串行移位到这 13 个内部节点上，再用这 13 个节点的数据与各输入脚组成多个乘积项输出。
一个 XC9572 芯片，某一管脚平时输出固定电平，只有用时钟的上升沿 / 下降沿去操作几个计数器达到一定条件后才会输出 4096 个看似杂乱无章的数据。用了118个表达式才把这些数据表达出来.
2006年10月解密一个9536芯片,内部相当于一个寄存器,有4个独立时钟,而且互为其他时钟的数据.针对这种情况编程的解密软件,在时序型解析上的自动化程度大大提高.
CPLD解密